RISC архітектура обчислювальних ядер
Основним недоліком процесорів, виконаних по CISC архітектурі, є велике число можливих шляхів пересилки даних, що приводить до ускладнення операцій, використання різних методів адресації. Всі мікрооперації в CISC процесорах мають різний формат, різну кількість операндів, а так само різний час на виконання різних інструкцій.
Аналіз набору інструкцій процесорів, виконаних по CISC архітектурі, показав, що найбільш використовувані в програмах (до 80%) інструкції процесора складають всього 20% від всіх команд CISC процесора, тоді як 80% команд маловикористовувані.
Для вирішення проблем, властивих CISC архітектурі, була розроблена нова архітектура RISC. Ядро обчислювача, виконаного по RISC архітектурі, містить набір найбільш часто використовуваних мікрооперацій, за рахунок чого на кристалі обчислювача стало можливим розміщення більшого числа регістрів загального призначення.
Основними перевагами RISC архітектури є наявність наступних властивостей:
Велике число регістрів загального призначення.
Універсальний формат всіх інструкцій.
Рівний час виконання всіх інструкцій.
Практично всі операції пересилки даних здійснюються по маршруту регістр – регістр.
Дані особливості дозволяють обробляти потік командних інструкцій за конвеєрним принципом, тобто виконується синхронізація апаратних частин з урахуванням послідовної передачі управління від одного апаратного блоку до іншого.
Апаратні блоки, що виділяються в RISC архітектурі:
Блок завантаження інструкцій включає наступні складові частини: блок вибірки інструкцій з пам'яті інструкцій, регістр інструкцій, куди поміщається інструкція після її вибірки і блок декодування інструкцій. Цей ступінь називається ступенем вибірки інструкцій.
Регістри загального призначення спільно з блоками управління регістрами утворюють другий ступінь конвеєра, що відповідає за читання операндів інструкцій. Операнди можуть зберігатися в самій інструкції або в одному з регістрів загального призначення. Цей ступінь називається ступенем вибірки операндів.
Арифметико-логічний пристрій разом з логікою управління, яка, виходячи з вмісту регістра інструкцій, визначає тип виконуваної мікрооперації. Джерелом даних окрім регістра інструкцій може бути лічильник команд, при виконанні мікрооперацій умовного або безумовного переходу. Даний ступінь називається виконавчим ступенем конвеєра.
Набор, що складається з регістрів загального призначення, логіки запису і іноді з RAM утворюють ступінь збереження даних. На цьому ступені результат виконання інструкцій записуються в регістри загального призначення або в основну пам'ять.
Особливості RISC архітектури мікроконтролерів.
Архітектура і програмування мікроконтролерів pic16f84.
|
